

JP-A 61-4250 (Ref:2)

SPECIFICATION

1. TITLE OF THE INVENTION

5 Package for Semiconductor Devices

2. WHAT IT CLAIMED IS

(1) A semiconductor device package excellent in radiation resistance and thermal dissipation, characterized in that a substrate of a ceramic package with a semiconductor  
10 element mounted therein is constructed of a Cu-W alloy material containing 80 to 95% by weight of W, said Cu-W alloy material joined to a lower surface of said ceramic package, and the same Cu-W alloy material is joined to an upper surface of said semiconductor element mounted in said ceramic  
15 package.

(2) A semiconductor device package excellent in radiation resistance and thermal dissipation as recited in claim 1, characterized in that said Cu-W alloy material containing 80 to 95% by weight of W is joined to the upper  
20 surface of said semiconductor element via a ceramic material serving as a sealing material.

3. EXPLANATION OF THE INVENTION

(1) FIELD OF UTILIZATION IN INDUSTRY

This invention relates to a semiconductor device package  
25 which can prevent a malfunction of a semiconductor element mounted in a semiconductor device upon exposure to radiation or a penetration of radiation, and is of the structure that is excellent in radiation resistance and thermal dissipation.

(2) PRIOR ART

30 As well known, a semiconductor circuit in microcomputers or memories comprises a complicated arrangement of PNP or NPN circuits. This often results in the construction of a PNPN junction thyristor circuit.

This type of circuit is designed such that as a positive  
35 potential is applied to the N side of the intermediate NP junction and a negative potential is applied to the P side, a carrier depletion layer is formed so that an electrically

non-conducting state can be achieved. Accordingly, no problem arises during normal operation.

However, when radiation such as cosmic rays penetrates through a thyristor circuit portion to create a number of  
5 electrons and hole pairs in the depletion layer, a short-circuit often occurs because the carriers put the PNPN junction portion into conduction in the form of a thyristor circuit.

When ionizing radiation such as  $\gamma$ -rays or X-rays is  
10 incident on the thyristor circuit portion, positive charges of holes and electrons are formed by Compton effect and photoelectric effect in Si or an insulating film. In addition, an interface level occurs at the interface of Si and an SiO<sub>2</sub> film. These cause a semiconductor element to  
15 malfunction.

As  $\alpha$  particles or protons are locally incident on an Si device, electron-hole pairs are formed along the line of incidence, causing the Si device to malfunction transiently.

### (3) PROBLEM TO BE SOLVED BY THE INVENTION

20 Radiation damage to a semiconductor element is a grave problem. Radiation resistance improvements are a important technical challenge to semiconductor devices expected to be increasingly used in space or in the vicinities of nuclear reactors.

25 Among approaches investigated so far to solve this challenge, there are a method of adding something to a semiconductor circuit element, and the covering of a high specific gravity material such as Pb or W on the whole of a device.

30 As a matter of course, however, the former approach makes the design and fabrication of a semiconductor circuit itself intricate. In particular, there are tight constraints on high-density and high-speed elements.

A problem with the latter approach is on the other hand  
35 that a semiconductor device increases in both size and mass.

Further, much difficulty is involved in joining a material such as Pb or W to a ceramic package, because the coefficient of thermal expansion of this material differs

largely from that of  $\text{Al}_2\text{O}_3$  that is a main material of the ceramic package.

(4) MEANS FOR SOLVING THE PROBLEM

In view of the above problems, an object of this invention is to provide a semiconductor device package which prevents a malfunction of a semiconductor element due to exposure to radiation or a penetration of radiation, and ensures the efficient dissipation of heat from the semiconductor element generating a large amount of heat.

That is, this invention provides a semiconductor device package, characterized in that a substrate of a ceramic package with a semiconductor element mounted therein is constructed of a Cu-W alloy material containing 80 to 95% by weight of W, said Cu-W alloy material joined to a lower surface of said ceramic package, and the same Cu-W alloy material is joined to an upper surface of said semiconductor element mounted in said ceramic package.

This makes it possible to improve radiation resistance significantly, and the heat dissipation of the semiconductor element as well.

This invention will now be explained with reference to the drawings. In Fig. 1, reference numeral 1 represents a semiconductor element, 2 a ceramic package, 4 a bonding wire and 5 a lead.

According to this invention, a Cu-W alloy material 3 is joined to the lower surface of ceramic package 2. The semiconductor element 1 is mounted directly on a central thick portion 6 of Cu-W alloy material 3.

This invention is also characterized in that the above Cu-W alloy material 3 is joined to the upper surface of the thus mounted semiconductor element 1. These Cu-W alloy material layers shield the semiconductor element against extraneous radiation. Even when the semiconductor element generates a large amount of heat, the efficient dissipation of heat is ensured because the semiconductor element is directly mounted on the Cu-W alloy better in thermal conductivity than  $\text{Al}_2\text{O}_3$  or other general alloys.

(5) ADVANTAGES

The amount of W in the Cu-W alloy material is herein limited to the range of 80 to 95% by weight. The reason is that if, in view of the radiation shielding effect, the specific gravity of the material is increased to at least  
5 15.6 g/cm<sup>3</sup> and the coefficient of thermal expansion of the material is brought close to that of a ceramic material forming a substantial part of the package (for which Al<sub>2</sub>O<sub>3</sub> is generally often used), it is then possible to attach a  
10 shielding sheet of large size to the package proper, and prevent a reliability drop due to thermal cycles after the mounting and assembling of the semiconductor element.

As shown in Fig. 1, the Cu-W alloy material is provided only on the upper surface of the package and the lower surface of the package including a portion with the  
15 semiconductor element mounted thereon. The reason is that in view of package design, even a ceramic material having a low specific gravity is expected to have a sufficient effect on shielding radiation incident from a slanting direction, because of an increase in the distance of transmission of the  
20 radiation through the ceramic material forming a substantial part of the package. In the Cu-W alloy material used herein, it is required that W and Cu be uniformly distributed to achieve the desired effect. To this end, it is most preferable to use a powder metallurgy process. It is to be  
25 noted that the shape of the Cu-W alloy material containing 80 to 95% by weight of W and used for the purpose of shielding radiation is not necessarily limited to a flat sheet form in view of the total design of the semiconductor package; the Cu-W base alloy material may be formed in various shapes.  
30 While the package of this invention can be applied to a single chip type multilayer ceramic package and a glass ceramic sealing type package (CerDip), it is to be understood that the package may also be applied to a multichip type ceramic package.

35 In one embodiment of the invention shown in Fig. 1, the Cu-W alloy material is used in the form of a sealing lid member for the upper surface of the semiconductor package. However, the Cu-W alloy material is not limited to such a

form of use. For instance, the Cu-W alloy material 3 may also be joined to a package comprising a conventional ceramic material 2', as shown in Fig. 2.

(6) EXAMPLE

5 This invention will now be explained with reference to some examples.

A semiconductor element, i.e., an Si CMOS.LSI chip was packaged in the multilayer ceramic type package shown in Fig. 1. Upon vertical incidence of  $\text{Co}^{60}$ , 1.25 Mev  $\gamma$ -rays on the  
10 upper surface of the semiconductor device, the chip was measured using an LSI tester.

The results are tabulated in Table 1.

In these examples, Cu-W alloy material samples (airtight sealing samples) with varying amounts of W in the range of  
15 the invention and varying thicknesses were used together with comparative samples made up of Cu-W alloy materials deviating from the range of the invention and other materials.

The results of  $\gamma$ -ray irradiation testing of each sample are also shown in Table 1 together with the results, as  
20 estimated by an He leakage detector, of a deterioration in the airtightness of each package sample after subjected to 100 heat cycles between  $-65^{\circ}\text{C}$  and  $+150^{\circ}\text{C}$ .

In Table 1, O and X represent acceptance and rejection, respectively.

25

Table 1

	Sealing Material		Total Dose of $\text{Co}^{60}$ $\gamma$ -Rays (R)				
	Type	Thickness (mm)	10	$1.5 \times 10^5$	$10^4$	$10^7$	10
Ex. 1	85%W-Cu	0.5	O	O	X	X	X
Ex. 2	ditto	1.0	O	O	O	X	X
30 Ex. 3	ditto	1.5	O	O	O	O	O
Ex. 4	90%W-Cu	1.0	O	O	O	O	X
Comp. Ex. 5	$\text{Al}_2\text{O}_3$	0.5	O	X	X	X	X
Comp. Ex. 6	Kovar	0.5	O	X	X	X	X
Comp. Ex. 7	96%W-Cu	1.0	O	O	O	O	O
35 Comp. Ex. 8	78%W-Cu	1.0	O	O	X	X	X

Table 1 (continued)

<u>Ability of Alloy to Join to Ceramic Package</u>		
5	Ex. 1	O
	Ex. 2	O
	Ex. 3	O
	Ex. 4	O
	Comp. Ex. 5	O
10	Comp. Ex. 6	O
	Comp. Ex. 7	X
	Comp. Ex. 8	X

Experimentation was carried out using as the semiconductor chip packaged in the package of this invention a high-speed operating element generating a large amount of heat as represented by a power consumption of 2 W. As a result, it was found that because heat can be dissipated directly from the package via the Cu-W alloy, the temperature rise of the element can be reduced to 100°C or lower, so that the element can operate in a stable manner.

#### 20 (7) EFFECT

From the foregoing results, it is found that by using the Cu-W alloy containing 80 to 95% by weight of W as the sealing member for a ceramic package, it is possible to obtain a semiconductor device improved in radiation resistance while the sealing reliability of the package itself is kept high.

#### 4. BRIEF EXPLANATION OF THE INVENTION

Figs. 1 and 2 are sectional views of the structures of semiconductor packages illustrating embodiments of the invention wherein the Cu-W base alloy material containing 80 to 95% by weight of W is joined to the upper and lower surfaces thereof.

1 ... semiconductor element, 2, 2' ... ceramic material, 3 ... Cu-W base alloy material, 4 ... bonding wire, and 5 ... lead.

Fig 1





Fig 2



Ref 2  
13733 (2)

⑨ 日本国特許庁 (J P)

⑩ 特許出願公開

⑫ 公開特許公報 (A)

昭61-4250

⑬ Int. Cl. 4

識別記号

庁内整理番号

⑭ 公開 昭和61年(1986)1月10日

H 01 L 23/02  
23/12

A-7738-5F  
7357-5F

審査請求 未請求 発明の数 1 (全 4 頁)

⑮ 発明の名称 半導体装置用パッケージ

⑯ 特 願 昭59-126064

⑰ 出 願 昭59(1984)6月19日

⑱ 発 明 者 小 笠 伸 夫 伊丹市昆陽北1丁目1番1号 住友電気工業株式会社伊丹製作所内

⑲ 発 明 者 村 上 一 仁 伊丹市昆陽北1丁目1番1号 住友電気工業株式会社伊丹製作所内

⑳ 発 明 者 大 塚 昭 伊丹市昆陽北1丁目1番1号 住友電気工業株式会社伊丹製作所内

㉑ 出 願 人 住友電気工業株式会社 大阪市東区北浜5丁目15番地

㉒ 代 理 人 弁理士 和 田 昭

明 細 書

1. 発明の名称

半導体装置用パッケージ

2. 特許請求の範囲

(1) 半導体素子を搭載したセラミックパッケージにおいて、該半導体素子搭載基板を、周囲のセラミックパッケージ下面に接合するWを80~95重量%含有するCu-W合金材料にて構成するとともに、搭載半導体素子の上面にも同じCu-W合金材料を接合したことを特徴とする耐放射線性と熱放散性にすぐれた半導体装置用パッケージ。

(2) Wを80~95重量%含有するCu-W合金材料による搭載半導体素子上面への接合は、これを密閉封止材としてのセラミック材料を介して行うことを特徴とする特許請求の範囲第1項記載の耐放射線性と熱放散性にすぐれた半導体装置用パッケージ。

3. 発明の詳細な説明

(1) 産業上の利用分野

この発明は半導体装置内に搭載した半導体素子が放射線の照射、貫通によって異常動作(誤動作)することを防止した耐放射線性と熱放散性にすぐれた構造の半導体装置用パッケージに関するものである。

(2) 従来の技術

周知のように、マイクロコンピュータやメモリ等の半導体回路素子はPNPやNPN回路が複雑に配置されており、結果的にPNPN接合サイリスタ回路が構成されることがある。

この種の回路は中間のNP接合のN側に正電位、P側に負電位が印加されてキャリア空乏層が形成され、電気的に非導通状態となっているため、通常動作中は問題とならない設計となっている。

ところで、上記サイリスタ回路部分に宇宙線等の放射線が貫通し、空乏層に電子、正孔対が多数形成されると、これらのキャリアによりPNPN接合部がサイリスタ回路として導通状態となり、回路がショートしてしまうことがある。

またγ線やX線のような電離性放射線が入射す



ると、光電効果やコンプトン効果などにより、Siや絶縁膜中に正孔と電子の正負荷電荷を発生させるほか、SiとSiO<sub>2</sub>膜の界面に放射線照射による界面単位が発生するなど半導体素子の誤動作要因となるのである。

更にSiデバイスへ局所的にα粒子やプロトンなどが入射すると、その入射線に沿って電子-正孔対が生成され、一過性の誤動作が生じる。

#### 3) 発明が解決しようとする問題点

上記のように半導体素子によって放射線による誤作は大きな問題で、今後ますます需要が増大するものと予想される宇宙空間、原子炉周辺で使用される半導体デバイスにとって、耐放射線の向上は、重要な技術課題といえる。

このための方策として、これまでも半導体回路素子に対策を加える方法や、デバイス全体をPbやWなどの高比重材で被覆してしまうなどの検討が行われてきた。

しかしながら、前者の方法は当然のことながら半導体回路そのものの設計、製造を複雑にし、特

に高密度、高速素子ではそれによる制約が大きい。

一方後者の方法は、半導体デバイス全体が大型化し、重量も大きくなるなどの問題点を有している。

また、パッケージにPbやWの如き材料を接合することは、セラミックパッケージの主体部を構成するAl<sub>2</sub>O<sub>3</sub>との熱膨張係数の不整合が大きいため困難である。

#### 4) 問題点を解決するための手段

この発明は上記の点に鑑みてなされたものでその目的とするところは、放射線の照射さらには真鍮による半導体素子の誤動作を防止することと、発熱量の大きい半導体素子からの熱放散性を効率よく行うことのできる半導体装置用パッケージを提供せんとするものである。

即ち、この発明は半導体素子を搭載したセラミックパッケージのにおいて、該半導体素子搭載基板を、周囲のセラミックパッケージ下面に接合するWを80～95重量%含有するCu-W合金材料にて構成するとともに、搭載半導体素子の上面にも同

じCu-W合金材料を接合したことを特徴とするものである。

そして、これによって耐放射線性を著しく改善するとともに、半導体素子の熱放散性をも向上させることが可能となったのである。

即ち、この発明を図面について説明すると、第1図において、1は半導体素子、2はセラミックパッケージ、4はボンディングワイヤー、5はリード線である。

しかしてこの発明では周囲のセラミックパッケージ2の下面にWを80～95重量%含有するCu-W合金材料3を接合させるとともに、このCu-W合金材料3を半導体素子1が位置する中央部6において厚くして該Cu-W合金材料の上に直接半導体素子1を搭載せしめる。

また搭載半導体素子1の上面にも上記のCu-W合金材料3を接合させたことが特徴であり、このCu-W合金材料層によって外周から半導体素子にまで至る放射線を遮蔽するとともに発熱量の大きい半導体素子の場合でも、これを高比熱Al<sub>2</sub>O<sub>3</sub>や一

般の合金に比べて良好な熱伝導性を有するCu-W合金上に搭載するので熱放散を良好に行うことができるのである。

#### 図 作 用

ここでCu-W合金材料におけるWの量を80～95重量%と限定したのは、放射線遮蔽効果の面から比重を15.69以上と大きくし、かつパッケージの主体をなすセラミック（一般にはAl<sub>2</sub>O<sub>3</sub>が多く用いられる）との熱膨張係数を近似させることにより、大型の遮蔽板のパッケージ主体への取付けを可能にするとともに、半導体素子の搭載組立後の熱サイクルによる信頼性低下をも防止するためである。

ここでCu-W合金材料を第1図のようにパッケージの上面および半導体素子搭載部分を含む下面にのみ用いたのは、半導体素子搭載セラミックパッケージの設計上、鉛め方向からくる放射線については、パッケージの主体をなすセラミック中での透過距離が大きくなるため、比重の小さいセラミック材料でも十分に放射線遮蔽効果が期待でき

るためである。なお、ここで用いるCu-W合金材料は、その効果よりWとCuが夫々均一に分布していることが必要である。このためには粉末冶金法によるのが最も好ましい。なお、この発明で放射線の遮蔽を目的として用いるWを80～95重量%含有するCu-W合金材料の形状については、半導体パッケージの全体設計に関連して、必ずしも平板状のものを用いる必要はなく、各種の異形状のものを用いても差支えない。さらに、この発明のパッケージはシングルチップ型の積層セラミックパッケージ、ガラスセラミック封止型パッケージ(CerDip)に適用できることは勿論であるが、マルチチップ型のセラミックパッケージへの適用も可能である。

また、この発明において、第1図はCu-W合金材料を半導体パッケージにおける上面の密閉封止用蓋材として使用した例を示したが、上面でのCu-W合金材料の使用は、これに限定されるものではなく、第2図のように通常のセラミック材料でパッケージしたのち、その上にCu-W合金材料

3を接合する形態をとっても差支えない。

#### 図 実施例

以下この発明を実施例にて説明する。

第1図に示した積層セラミック型パッケージに半導体素子としてSiのCMOS、LSIチップをパッケージングし、 $^{60}\text{Co}$ 、1.25 MeVの $\gamma$ 線を半導体装置の垂直上面方向より照射したのち、LSIテスターにて供試材の測定を行なった。

その結果は第1表に示した。

なお、第1表においては供試材(密閉封止材)として、この発明の範囲内のCu-W合金材料でWの量および厚みを変えたもの、比較としてはこの発明の範囲外のCu-W合金材料および他の材質のものを用いた。

そしてそれぞれの $\gamma$ 線照射試験結果と、パッケージとして-65～+150℃のヒートサイクルを200回経た後の気密封止性の劣化をHeリークデテクターで評価した結果をあわせて示した。

なお表中○が合格、×が不合格である。

第 1 表

No.	密 閉 封 止 材	Cu-W合金組成(R)	セラミックパッケージとの接合性				
			10 <sup>4</sup>	1.5×10 <sup>4</sup>	10 <sup>5</sup>	10 <sup>6</sup>	10 <sup>7</sup>
本 発 明	1 85%W-Cu 0.5	○	○	×	×	×	○
	2 " 1.0	○	○	○	×	×	○
	3 " 1.5	○	○	○	○	○	○
	4 90%W-Cu 1.0	○	○	○	○	×	○
比 較 例	5 Al <sub>2</sub> O <sub>3</sub> 0.5	○	×	×	×	×	○
	6 コパール 0.5	○	×	×	×	×	○
	7 96%W-Cu 1.0	○	○	○	○	○	×
	8 78%W-Cu 1.0	○	○	×	×	×	×

また、この発明のパッケージに収納される半導体チップとして、特に消費電力2Wと発熱量が大きい、高速動作素子を用いたところ、この発明のパッケージではCu-W合金を通じて直接パッケージ外へ放熱できることから素子の温度上昇を100℃以下とすることが可能で、安定した動作をすることを確認した。

#### (7) 効 果

以上の結果からWを80～95%含有するCu-W合

金をセラミックパッケージの密閉封止材として用いることにより耐放射線性が良好で、且つパッケージそのものの封止信頼性も良好な半導体装置が得られることが認められた。

#### 4. 図面の簡単な説明

第1図および第2図は80～95%のWを含有するCu-W合金材料を上、下面に接合したこの発明の実施例を示す半導体パッケージの構造を示す断面図である。


- 1…半導体素子    2,2'…セラミック材料  
3…Cu-W合金材料  
4…ボンディングワイヤー    5…リード線

特許出願人    住友電気工業株式会社

代 理 人    弁 理 士    和   田   昭

Ref 2

第 1 図



第 2 図

